MODÉLISATION VHDL ET SIMULATION D'UN PROCESSEUR 8 BITS
Le processeur SAP-1 est un processeur 8 bits simple et éducatif utilisé pour illustrer les principes de base de l'architecture d'un processeur. Il a été développé par Albert Paul Malvino et est largement utilisé comme outil pédagogique. Le SAP-1 comprend un registre d'accumulateur, un registre de données, un registre d'adresse et un registre d'instruction. Il fonctionne selon une architecture séquentielle, où les instructions sont exécutées une par une. Le processeur récupère les instructions depuis la mémoire de programme, les interprète, effectue l'opération appropriée et stocke les résultats.
